intel Erasure Decoder Reference Design
Bywurke foar Intel® Quartus® Prime Design Suite: 17.0
ID: 683099
Ferzje: 2017.05.02
Oer it Erasure Decoder Reference Design
- De Erasure Decoder is in bepaald type Reed-Solomon-dekoder dy't in netbinêre, syklyske, lineêre blokflaterkorreksjekoade brûkt.
- Yn in Reed-Solomon-dekoder mei dekodearjen fan wiskjen is it oantal flaters (E) en wiskjen (E') dat jo kinne korrigearje: n – k = 2E + E'
- Wêr't n de bloklingte is en k de berjochtlingte (nk is lyk oan it oantal pariteitsymboalen).
- De Erasure Decoder beskôget allinich wiskjen, sadat de korreksjemooglikheid it maksimum kin berikke dat wurdt jûn troch nk. De dekoder ûntfangt as ynput de wisklokaasjes, typysk levere troch de demodulator binnen it kodearringsysteem, dy't bepaalde ûntfongen koadesymboalen as ûnbetrouber kinne oanjaan. It ûntwerp moat de mooglikheid foar wiskorreksje net mear wêze. It ûntwerp behannelet symboalen dat it oanjout as wiskjen as nul wearde.
Features
- Target Stratix® 10-apparaten
- Korrigearret wiskjen
- Parallelle operaasje
- Flow kontrôle
Erasure Decoder Funksjonele Beskriuwing
- De Erasure Decoder korrigeart gjin flaters, allinich wisket. It foarkomt de kompleksiteit fan it finen fan flaterlokaasjes, dy't Reed-Solomon-dekodearring fereasket.
- It ûntwerpalgoritme en arsjitektuer is oars as in Reed-Solomon-dekoder. Wiskje dekodearring is in foarm fan kodearring. It besiket de ynfier te foljen mei p=nk-symboalen om in jildich koadewurd te foarmjen, troch de pariteitsfergelikingen te ferfoljen. De pariteitsmatrix en de generatormatrix definiearje de pariteitsfergelikingen.
- It ûntwerp wurket allinich mei lytse Reed-Solomon-koades, lykas RS(14,10), RS(16,12), RS(12,8) of RS(10,6). Foar in lyts oantal pariteitsymboalen (p < k) brûke dit ûntwerp; foar in grut oantal parity symboalen (p> kp), Jo moatte brûke in generator matrix.
- It wisserpatroan (fertsjintwurdige troch de n-bits brede in_era-ynput) adressearret de ROM wêr't it ûntwerp paritysubmatriksen opslacht. It ûntwerp hat allinich np = n! k! n-k! mooglike wiskjen patroanen. Dêrom brûkt it ûntwerp in adres kompresje module.
- It ûntwerp kodearret it adres mei it oantal adressen dy't lytser binne as it adres en hawwe presys p bits ynsteld.
- De Erasure Decoder ûntfangt by syn ynfier elk taryf fan ynkommende symboalen, oant de totale bloklingte n per syklus foar de maksimale trochfier. Jo kinne parallelisme en it oantal kanalen konfigurearje, sadat it ûntwerp de ynkommende symboalen fermannichfâldiget mei it oantal kanalen yn parallel dy't oerienkomme mei ferskate koadewurden dy't tagelyk oankomme.
- De wiske-dekoder produsearret it folsleine dekodearre koadewurd, ynklusyf kontrôlesymboalen, yn ien syklus (ferskate koadewurden foar ferskate kanalen).
In ynfier buffer kinne jo hawwe it oantal parallelle symboalen per kanaal minder as de totale blok lingte (n). Intel riedt oan dat jo de ynfierbânbreedte brûke, útsein as it parallelisme hinget fan jo ynterface-easken.
Erasure Decoder IP Core Parameters
| Parameter | Juridyske wearden | Standert Wearde | Beskriuwing |
| Oantal kanalen | 1 oan 16 | 1 | It oantal ynfierkanalen (C) ferwurkje. |
| Oantal bits per symboal | 3 oan 12 | 4 | It oantal bits per symboal (M). |
| Oantal symboalen per koadewurd | 1 oan 2M–1 | 14 | It totale oantal symboalen per koadewurd (N). |
| Oantal kontrôle symboalen per koadewurd | 1 oan N–1 | 4 | It oantal kontrôlesymboalen per koadewurd (R). |
| Oantal parallelle symboalen per kanaal | 1 oan N | 14 | It oantal symboalen dat parallel oankomt by de ynfier foar elk koadewurd (PAR) |
| Field Polynomial | Elk jildich polynoom | 19 | Spesifiseart it primitive polynoom dat it Galois-fjild definiearret. |
Decoder-ynterfaces en sinjalen wiskje
- De Avalon-ST-ynterface stipet efterdruk, dat is in streamkontrôlemeganisme, wêrby't in sink kin oanjaan op in boarne om te stopjen mei it ferstjoeren fan gegevens.
- De kleare latency op de Avalon-ST ynfier ynterface is 0; it oantal symboalen per beat is fêst op 1.
- De klok- en reset-ynterfaces ride of ûntfange it klok- en reset-sinjaal om de Avalon-ST-ynterfaces te syngronisearjen.
Avalon-ST-ynterfaces yn DSP IP-kearnen
- Avalon-ST-ynterfaces definiearje in standert, fleksibel en modulêr protokol foar gegevensferfier fan in boarne-ynterface nei in sink-ynterface.
- De ynfier ynterface is in Avalon-ST sink en de útfier ynterface is in Avalon-ST boarne. De Avalon-ST-ynterface stipet pakketferfier mei pakketten ynterleaved oer meardere kanalen.
- Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
- Avalon-ST ynterfaces stypje efterdruk, dat is in flow control meganisme dêr't in sink kin sinjalearje nei in boarne om te stopjen it ferstjoeren fan gegevens. De sink brûkt typysk efterdruk om de stream fan gegevens te stopjen as syn FIFO-buffers fol binne of as it oerlêst hat op syn útfier.
Related Information
- Avalon Interface Spesifikaasjes
Erasure Decoder IP Core Signals
Klok en weromsette sinjalen
| Namme | Avalon-ST Type | Rjochting | Beskriuwing |
| clk_clk | klk | Ynfier | De wichtichste systeem klok. De heule IP-kearn wurket oan 'e opkommende râne fan clk_clk. |
| reset_reset_n | reset_n | Ynfier | In aktyf leech sinjaal dat it hiele systeem weromsette as beweard. Jo kinne dit sinjaal asynchronous beweare.
Jo moatte it lykwols deassert syngroan mei it clk_clk-sinjaal. As de IP-kearn herstelt fan reset, soargje derfoar dat de gegevens dy't it ûntfangt in folslein pakket is. |
Avalon-ST Ynput- en útfier ynterface sinjalen
| Namme | Avalon-ST Type | Rjochting | Beskriuwing |
| yn_klear | klear | Utfier | Gegevensferfier klear sinjaal om oan te jaan dat de sink klear is om gegevens te akseptearjen. De sink-ynterface driuwt it in_ready-sinjaal om de stream fan gegevens oer de ynterface te kontrolearjen. De sink-ynterface vangt de gegevensynterface-sinjalen op 'e hjoeddeistige clk-opkommende râne. |
| in_valid | jildich | Ynfier | Gegevens jildich sinjaal om de jildigens fan 'e gegevenssinjalen oan te jaan. As jo it in_valid sinjaal beweare, binne de Avalon-ST-gegevensynterface-sinjalen jildich. As jo it in_valid sinjaal deassert, binne de Avalon-ST-gegevensynterface-sinjalen ûnjildich en moatte wurde negeare. Jo kinne it in_valid sinjaal beweare as gegevens beskikber binne. De sink fangt lykwols allinich de gegevens fan 'e boarne as de IP-kearn it in_ready-sinjaal beweart. |
| yn_data[] | data | Ynfier | Gegevensinput mei de koadewurdsymboalen. Allinnich jildich as in_valid wurdt beweard. De in_data sinjaal is in vector containing C x PAR symboalen. As PAR < N, komt it koadewurd fan elk kanaal oer ferskate syklusen. |
| yn_era | data | Ynfier | Gegevens ynfier dy't oanjout hokker symboalen binne erasures. Allinnich jildich as in_valid wurdt beweard. It is in vector containing C x PAR bits. |
| út_klear | klear | Ynfier | Data oerdracht klear sinjaal om oan te jaan dat de streamôfwerts module is klear om te akseptearjen gegevens. De boarne leveret nije gegevens (as beskikber) as jo it out_ready-sinjaal beweare en hâldt op mei it jaan fan nije gegevens as jo it out_ready-sinjaal deassertearje. |
| out_valid | jildich | Utfier | Data jildich sinjaal. De IP-kearn beweart it out_valid sinjaal heech, as in jildige útfier op out_data is. |
| út_data | data | Utfier | Befettet dekodearre útfier as de IP-kearn it out_valid sinjaal beweart. De korrizjearre symboalen binne yn deselde folchoarder dat se wurde ynfierd. It is in vector containing C x N symboalen. |
| out_error | fersin | Utfier | Jout net-korrigearje koadewurd oan. |
- In assert in_valid sinjaal jout jildige gegevens.
- Elk koadewurd kin oer ferskate syklusen komme, ôfhinklik fan de parameter parallelisme. It ûntwerp folget de struktuer fan 'e ynfier, dus it fereasket gjin pakketgrinzen op' e ynterface. It oantal parallelle kanalen fan it ûntwerp fergruttet de trochstreaming troch de funksjonele ienheden te replikearjen foar alle tagelyk kanalen. Dit ûntwerp brûkt gjin Avalon-ST ynterface meardere kanaal stipe.
- As de dekoder it out_valid sinjaal beweart, jout it jildige gegevens oer out_data.
- It útfiert C-koadewurden per syklus, wêrby't C it oantal parallelle kanalen is. De IP-kearn beweart out_error-sinjaal as it in net-korrigerber koadewurd ûntfangt, dat wol sizze: as de IP-kearn de mooglikheid foar wiskorreksje grutter hat
Erasure Decoder Reference Design
Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elts momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten.
Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.
Dokuminten / Resources
 | Erasure Decoder Reference Design |
Referinsjes
- mailto:FPGAtechdocfeedback@intel.com?subject=Feedback%20on%20Erasure%20Decoder%20Reference%20Design%20(683099%202017.05.02)&body=We%20appreciate%20your%20feedback.%20In%20your%20comments,%20also%20specify%20the%20page%20number%20or%20paragraph.%20Thintel.com
- 1. Oer de Erasure Decoder Reference Designwww.ibby.org
- User Manualmanual.tools
Published: December 8, 2022